Close
Metadata

1. Identity statement
Reference TypeReport
Sitemtc-m21c.sid.inpe.br
Holder Codeisadg {BR SPINPE} ibi 8JMKD3MGPCW/3DT298S
Identifier8JMKD3MGP3W34R/42UPHLE
Repositorysid.inpe.br/mtc-m21c/2020/08.01.21.47
Last Update2020:08.01.21.47.53 (UTC) simone
Metadata Repositorysid.inpe.br/mtc-m21c/2020/08.01.21.47.53
Metadata Last Update2022:07.08.21.10.24 (UTC) administrator
Citation KeyMelloCarvGuerDuar:2006:PrVHCi
TitleProgramação em VHDL de circuitos lógicos para implementação em FPGA
Year2006
Access Date2024, Apr. 18
TypeRPQ
Number of Pages30
Number of Files1
Size4291 KiB
2. Context
Author1 Mello, Yegor Gomes de
2 Carvalho, Manoel Jozeane Mafra de
3 Guerreiro, Ana Maria Guimarães
4 Duarte, José Marcelo Lima
Group1
2 CRN-CCR-INPE-MCT-BR
3
4 CRN-CCR-INPE-MCT-BR
Affiliation1 Universidade Federal do Rio Grande do Norte (UFRN)
2 Instituto Nacional de Pesquisas Espaciais (INPE)
3 Universidade Federal do Rio Grande do Norte (UFRN)
4 Instituto Nacional de Pesquisas Espaciais (INPE)
Author e-Mail Address1 yegor_melo@crn.inpe.br
2 manoel@crn.inpe.br
3 anamaria@dca.ufrn.br
4 jmarcelo@crn.inpe.br
InstitutionInstituto Nacional de Pesquisas Espaciais
CitySão José dos Campos
History (UTC)2020-08-01 21:47:53 :: simone -> administrator ::
2022-07-08 21:10:24 :: administrator -> simone :: 2006
3. Content and structure
Is the master or a copy?is the master
Content Stagecompleted
Transferable1
KeywordsVHDL
circuitos lógicos
FPGA
AbstractEsse Projeto foi iniciado em Fevereiro de 2006, com o objetivo de desenvolver códigos de descrição de Circuitos Lógicos bem como a implementação dos mesmos. A aplicação inicial desse projeto foi dar auxílio a um outro projeto de Demodulação de Sinais usando o Costas Loop, um tipo de PLL Phase-Locked Loop (ou Malha de Captura de Fase). O auxílio dado ao projeto é referente à Programação em VHDL "VHSIC Hardware Description Language (Circuito Integrado de Altíssima Velocidade em Linguagem de Descrição de Hardware), linguagem usada para facilitar o design de circuitos digitais em FPGAs Field Programable Gate Array (Matriz de Portas Lógicas Programáveis no Campo).
AreaETES
Arrangement 1urlib.net > BDMCI > Fonds > Produção anterior à 2021 > CRCRN > Programação em VHDL...
Arrangement 2urlib.net > BDMCI > Fonds > Acervo PIBIC/PIBITI > PIBIC/PIBITI 2006 > Programação em VHDL...
doc Directory Contentaccess
source Directory Contentthere are no files
agreement Directory Content
agreement.html 01/08/2020 18:47 1.7 KiB 
4. Conditions of access and use
data URLhttp://urlib.net/ibi/8JMKD3MGP3W34R/42UPHLE
zipped data URLhttp://urlib.net/zip/8JMKD3MGP3W34R/42UPHLE
Languagept
Target FileYegor Gomes de Mello.pdf
User Groupsimone
Visibilityshown
Read Permissionallow from all
Update Permissionnot transferred
5. Allied materials
Mirror Repositoryurlib.net/www/2017/11.22.19.04.03
Next Higher Units8JMKD3MGPCW/3EUAPES
8JMKD3MGPDW34P/478H96R
Citing Item Listsid.inpe.br/mtc-m16c/2022/07.08.19.50.38 1
DisseminationBNDEPOSITOLEGAL
Host Collectionurlib.net/www/2017/11.22.19.04
6. Notes
NotesBolsa PIBIC/INPE/CNPq
Empty Fieldsarchivingpolicy archivist callnumber contenttype copyholder copyright creatorhistory date descriptionlevel doi e-mailaddress edition format isbn issn label lineage mark nextedition orcid parameterlist parentrepositories previousedition previouslowerunit progress project readergroup recipient reportnumber resumeid rightsholder schedulinginformation secondarydate secondarykey secondarymark secondarytype session shorttitle sponsor subject tertiarymark tertiarytype translator url versiontype
7. Description control
e-Mail (login)simone
update 


Close