Fechar
Metadados

1. Identificação
Tipo de ReferênciaRelatório (Report)
Sitemtc-m21c.sid.inpe.br
Código do Detentorisadg {BR SPINPE} ibi 8JMKD3MGPCW/3DT298S
Identificador8JMKD3MGP3W34R/42UPHLE
Repositóriosid.inpe.br/mtc-m21c/2020/08.01.21.47
Última Atualização2020:08.01.21.47.53 (UTC) simone
Repositório de Metadadossid.inpe.br/mtc-m21c/2020/08.01.21.47.53
Última Atualização dos Metadados2022:07.08.21.10.24 (UTC) administrator
Chave de CitaçãoMelloCarvGuerDuar:2006:PrVHCi
TítuloProgramação em VHDL de circuitos lógicos para implementação em FPGA
Ano2006
Data de Acesso19 abr. 2024
TipoRPQ
Número de Páginas30
Número de Arquivos1
Tamanho4291 KiB
2. Contextualização
Autor1 Mello, Yegor Gomes de
2 Carvalho, Manoel Jozeane Mafra de
3 Guerreiro, Ana Maria Guimarães
4 Duarte, José Marcelo Lima
Grupo1
2 CRN-CCR-INPE-MCT-BR
3
4 CRN-CCR-INPE-MCT-BR
Afiliação1 Universidade Federal do Rio Grande do Norte (UFRN)
2 Instituto Nacional de Pesquisas Espaciais (INPE)
3 Universidade Federal do Rio Grande do Norte (UFRN)
4 Instituto Nacional de Pesquisas Espaciais (INPE)
Endereço de e-Mail do Autor1 yegor_melo@crn.inpe.br
2 manoel@crn.inpe.br
3 anamaria@dca.ufrn.br
4 jmarcelo@crn.inpe.br
InstituiçãoInstituto Nacional de Pesquisas Espaciais
CidadeSão José dos Campos
Histórico (UTC)2020-08-01 21:47:53 :: simone -> administrator ::
2022-07-08 21:10:24 :: administrator -> simone :: 2006
3. Conteúdo e estrutura
É a matriz ou uma cópia?é a matriz
Estágio do Conteúdoconcluido
Transferível1
Palavras-ChaveVHDL
circuitos lógicos
FPGA
ResumoEsse Projeto foi iniciado em Fevereiro de 2006, com o objetivo de desenvolver códigos de descrição de Circuitos Lógicos bem como a implementação dos mesmos. A aplicação inicial desse projeto foi dar auxílio a um outro projeto de Demodulação de Sinais usando o Costas Loop, um tipo de PLL Phase-Locked Loop (ou Malha de Captura de Fase). O auxílio dado ao projeto é referente à Programação em VHDL "VHSIC Hardware Description Language (Circuito Integrado de Altíssima Velocidade em Linguagem de Descrição de Hardware), linguagem usada para facilitar o design de circuitos digitais em FPGAs Field Programable Gate Array (Matriz de Portas Lógicas Programáveis no Campo).
ÁreaETES
Arranjo 1urlib.net > BDMCI > Fonds > Produção anterior à 2021 > CRCRN > Programação em VHDL...
Arranjo 2urlib.net > BDMCI > Fonds > Acervo PIBIC/PIBITI > PIBIC/PIBITI 2006 > Programação em VHDL...
Conteúdo da Pasta docacessar
Conteúdo da Pasta sourcenão têm arquivos
Conteúdo da Pasta agreement
agreement.html 01/08/2020 18:47 1.7 KiB 
4. Condições de acesso e uso
URL dos dadoshttp://urlib.net/ibi/8JMKD3MGP3W34R/42UPHLE
URL dos dados zipadoshttp://urlib.net/zip/8JMKD3MGP3W34R/42UPHLE
Idiomapt
Arquivo AlvoYegor Gomes de Mello.pdf
Grupo de Usuáriossimone
Visibilidadeshown
Permissão de Leituraallow from all
Permissão de Atualizaçãonão transferida
5. Fontes relacionadas
Repositório Espelhourlib.net/www/2017/11.22.19.04.03
Unidades Imediatamente Superiores8JMKD3MGPCW/3EUAPES
8JMKD3MGPDW34P/478H96R
Lista de Itens Citandosid.inpe.br/mtc-m16c/2022/07.08.19.50.38 1
DivulgaçãoBNDEPOSITOLEGAL
Acervo Hospedeirourlib.net/www/2017/11.22.19.04
6. Notas
NotasBolsa PIBIC/INPE/CNPq
Campos Vaziosarchivingpolicy archivist callnumber contenttype copyholder copyright creatorhistory date descriptionlevel doi e-mailaddress edition format isbn issn label lineage mark nextedition orcid parameterlist parentrepositories previousedition previouslowerunit progress project readergroup recipient reportnumber resumeid rightsholder schedulinginformation secondarydate secondarykey secondarymark secondarytype session shorttitle sponsor subject tertiarymark tertiarytype translator url versiontype
7. Controle da descrição
e-Mail (login)simone
atualizar 


Fechar